Trên tầng lithography, sự lệch nhiệt độ 0,3°C trên toàn bộ wafer trong quá trình soft bake có thể làm dịch chuyển cấu hình photoresist chỉ vài nanomet—và đó là ranh giới giữa việc đạt sản lượng và tạo ra phế phẩm. Chúng tôi đã phát triển hệ thống gia nhiệt phân vùng cho các nhà máy wafer tiên tiến để loại bỏ sự không chắc chắn này.
Điều quan trọng về mặt kỹ thuật
Hệ thống sử dụng các bộ phát halogen quartz sóng ngắn với điều khiển vùng độc lập, cho phép phản ứng nhanh và duy trì độ đồng đều nhiệt ở mức ±0,1°C trên wafer trong khoảng nhiệt độ đặt từ 90°C đến 250°C. Độ lặp lại từng lần chiếu đạt ±0,05°C, đồng nghĩa với việc các bước bake quan trọng—soft bake, hard bake và post-exposure bake—luôn nằm trong thông số kỹ thuật thay vì phải điều chỉnh liên tục do biến thể nhiệt.
Khối gia nhiệt gia cường sợi carbon và vật liệu cách điện ceramic giúp giảm thiểu phát thải khí và sinh hạt bụi. Nền tảng được thiết kế cho phòng sạch cấp Class 1–100, sử dụng vật liệu đạt tiêu chuẩn ISO Class 5, bề mặt ít phát sinh hạt và hệ thống dẫn khí tương thích HEPA. Bộ cảm biến hạt in-situ đảm bảo hoạt động không phát sinh hạt, để khuyết tật do bước bake không ảnh hưởng đến ngân sách sản lượng.
Chúng tôi giảm tiêu thụ năng lượng bằng phương pháp điều khiển công suất xung, đồng thời độ tin cậy trung bình giữa các lần hỏng (MTBF) trên 30.000 giờ khi hoạt động liên tục.
Lý do đảm bảo hiệu suất trong sản xuất
Trong nhà máy 300 mm, ngân sách nhiệt không thể thương lượng. Gia nhiệt phân vùng giúp ổn định nhiệt độ từ mép đến mép wafer, do đó kiểm soát kích thước đặc trưng (CD) và độ lặp lại cấu hình mặt bên giữ ổn định qua các lô sản xuất. Kết quả là độ phủ lặp chính xác hơn, ít thao tác lại và các profile bake đáng tin cậy thay vì phải liên tục xử lý điểm nóng.
Độ tin cậy đã được tích hợp trong thiết kế. Hệ thống vận hành 24/7 trên các dây chuyền thử nghiệm với thời gian dừng không mong muốn bằng không, và chẩn đoán dự báo kéo dài khoảng thời gian bảo trì.
Những yếu tố cần chuẩn bị
Gia nhiệt phân vùng cần được tích hợp cẩn thận vào phạm vi nhiệt của thiết bị xử lý và bus điều khiển. Việc nâng cấp có thể thực hiện được, nhưng cần kiểm tra lại khoảng cách cơ khí và che chắn EMI trong quá trình lắp đặt.
Dự kiến khoảng thời gian chạy thử nghiệm 2 ngày, cộng thêm 1 ngày cho quá trình xác nhận để khóa ma trận bake phù hợp với hệ lớp resist của bạn.